异构集成时代的测试策略

2023-09-09 12:32:26 来源：电子工程世界

摩尔定律是指集成电路上的晶体管数量大约每两年增加一倍，这一定律对于计算技术的进步至关重要。几十年来，晶圆厂通过制造越来越小的晶体管，成功地实现了数字能力和晶体管密度的指数级增长，但我们已经达到了这些工艺的物理极限。如今，新的工艺技术和先进的封装解决方案（例如Chiplet）使业界能够继续摩尔定律的处理能力和数字扩展。早在 1965 年，戈登·摩尔 (Gordon Moore) 就指出：“用单独封装和互连的较小功能构建大型系统可能更经济。”

尽管近年来小芯片变得越来越普遍，但它们在设计、制造、封装和测试方面面临着许多挑战。因此，必须优化设计-制造-测试循环，以继续降低缺陷逃逸率和测试成本，同时实现所需的良率目标和质量水平。

优化总质量成本至关重要

(资料图片仅供参考)

在处理更复杂的测试过程（例如已知良好芯片测试、最终测试和系统级测试）时，优化总体质量成本的策略至关重要。需要考虑的要点包括：

在设计过程的早期阶段，设计人员和测试工程师需要使用通用工具协作进行芯片验证和故障调试

将一些测试移至整个流程的早期可减少 KGD 集成之前的缺陷

通过将一些测试推迟到制造过程的后期来降低成本

随着制造流程的成熟和稳定，在大批量制造之前和期间应用分析来调整测试流程将优化总体质量成本

缺陷逃逸导致过高的报废成本

与传统的单片器件相比，Chiplet 的设计和制造工艺有显着不同。与制造传统单片半导体器件相关的报废成本基本上是线性的，包括单芯片成本、封装和组装成本。

2.5D/3D 设计的制造工艺在废品成本累积方面存在显着差异。具体而言，由于多个芯片、多芯片部分组装和/或完整 2.5D/3D 封装的报废成本，这些成本从制造到封装呈几何级数增加。

左移还是右移？

虽然 2.5D/3D 封装是下一代摩尔定律的推动者，但这种方法需要在制造过程的早期降低缺陷逃逸率，以降低废品成本，从而提高经济效益。在测试过程中左移或右移测试是实现这些目标并最大限度降低 2.5D/3D 组件总体制造成本的策略。左移是能够在制造过程的早期（例如，在晶圆检查和部分封装期间）增加测试覆盖范围，以最大限度地提高 KGD，同时降低未来的封装成本。还可以在流程中添加额外的测试来识别新的故障类型或模式。

然而，需要权衡左移的好处。例如，在制造过程的早期增加测试强度可以对已知良好的设备产生积极影响，但它也可能导致测试成本的增加，即使在考虑了由此产生的报废成本的减少之后，优化也无法充分抵消这种增加。

右移意味着在制造过程后期增加测试覆盖率，扩大检测缺陷的能力，并保持质量水平，目标是通过更高的并行性测试降低成本。

通常，在晶圆或任务模式测试上具有较高良率的测试项目，或者需要较长扫描测试时间的高良率测试是右移的理想候选者。这些测试可以转移到最终或系统级测试，或者在两者之间灵活管理。例如，通过系统级测试实现的高水平并行性兑现了只有通过多站点测试才能实现的经济改进的承诺，进一步降低了成本，同时实现了质量目标。

将测试向左或向右移动的目标是在整个制造过程中实现质量和产量的最佳组合，最终优化总体质量成本。具体策略包括：

通过降低晶圆探测过程中的缺陷逃逸率，最大限度地降低废料成本

以最高效的方式实现量产测试，降低测试成本

通过分析实现整个制造流程的闭环改进，提高良率

泰瑞达的 FLEX 测试解决方案可以通过灵活测试解决方案实现高质量低成本。目前正在同业界强大行业合作伙伴关系、晶圆厂/封装和数据分析确保此过程无缝进行。

数据分析推动决策改进

面对左移或右移的选择，优化测试策略是一个动态且持续的过程，其中分析可以在为这些决策提供信息方面发挥关键作用。泰瑞达的阿基米德分析解决方案可以帮助提供有价值的数据，以便在整个芯片制造过程中调整测试策略。

泰瑞达阿基米德分析解决方案将数据分析、人工智能和机器学习等技术集成到您的测试解决方案中，实现安全的实时数据流，对测试时间的影响几乎为零，从而提高产量、质量并减少停机时间。

阿基米德是一个开放的开发环境，支持开箱即用和定制解决方案，以确保能够为 2.5D/3D 封装设备实现富有洞察力的学习。并且公司与一流的分析提供商紧密集成，从而实现更宏大的目标方案。确保您可以选择能够帮助您实现高级设备目标的解决方案。

弥合从设计到测试的差距

对于Chiplet，减少缺陷逃逸并不是唯一的问题，还必须考虑良率。为了提高产量，缩小从设计到测试的差距是提高工程效率的关键。新的工作流程需要设计、制造和测试工程团队无缝协作，以加速设备开发并产生机器学习成果。这不仅需要在 ATE 和 SLT 测试系统上启用 EDA 和 JTAG 工具，而且拥有一组通用的库和调试工具也很有用，这些库和调试工具允许设计和 DFT 工程师无缝协作、共享关键见解、加速芯片开发，并减少学习曲线。

泰瑞达的 PortBridge 是一款通用工具集，可弥合设计和测试之间的差距，可以部署在制造过程的任何阶段，以识别、实施和验证提高产量的机会，包括：

系统级测试中的调试故障

了解最终测试插入中的错误

增强晶圆检查期间的测试覆盖率，以减少缺陷逃逸

揭示生产流程中的低效率，以提高器件质量、减少缺陷并提高产量

PortBridge 与泰瑞达的 UltraFLEXplus 和 UltraFLEX 测试仪配合使用，并提供：

当前使用的通用协议设备和未来所需的协议库。一直到生产都可用。

远程连接，内置支持将 EDA 工具和自定义工作台环境远程连接到 ATE。让合适的人使用他们熟悉的工具和环境来研究问题。

设计文件支持，允许使用标准设计格式（如 SVF 或自定义格式），以消除浪费时间和丢失有价值信息的转换步骤

主机调试工具提供开箱即用的特定于协议的工具，以公开开发和调试测试程序时所需的确切细节

生产支持，从调试到生产都可以使用相同的协议库，以帮助关联、减少总体工作量并提供具有最佳测试时间的故障分析。

借助 PortBridge，通过平台和软件优化的解决方案，调试时间从几个月缩短到几天。

虽然 2.5D/3D 封装技术提供了延续下一代摩尔定律的途径，但快速识别缺陷和快速实施优化是经济高效、批量制造的关键。一种易于理解的测试过程，可以向左或向右移动测试以降低缺陷逃逸率，从而降低制造过程中的废品成本，这是最大限度降低这些组件的总体制造成本的一种策略。这种灵活性，加上设计和测试工程领域的功能集成，将有助于快速识别、调试和消除故障，同时实现最佳质量成本。虽然每个利益相关者都必须尽自己的一份力量来提高效率，但所有主要利益相关者乃至整个行业之间的协作是成功实现最大运营效率的关键。

关键词：